PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-198466

(43)Date of publication of application: 12.07.2002

(51)Int.CI. H01L 23/12 H01L 23/00


(21)Application number: 2000–394800 (71)Applicant: NEC MICROSYSTEMS LTD (22)Date of filing: 26.12.2000 (72)Inventor: TAKASHIMA YOSHIFUMI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device capable of preventing breakdown of the semiconductor chip due to electrostatic noise by preventing discharge of the electrostatic noise applied to a neighboring NC pin which is not connected to the semiconductor chip without expanding the chip size.

SOLUTION: This semiconductor device possesses an electrostatic-noise absorbing wiring conductor 3, which is positioned between a solder ball 2 of the NC pin P1 and a solder ball 2 of a neighboring input pin P3, is exposed on the surface of a printed board 1, and is connected to a wiring conductor 4 that is connected to a solder ball 2 of a ground potential pin P2.



1.

LEGAL STATUS

[Date of request for examination]

28.11.2001

[Date of sending the examiner's decision of

12.08.2003

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開·特許公報(A)

(11)特許出願公開番号 特開2002-198466 (P2002-198466A)

(43)公開日 平成14年7月12日(2002.7.12)

(51) Int.Cl.⁷

識別配号

FΙ

テーマコート*(参考)

H01L 23/12 23/00 501

H01L 23/12

501W

23/00

В

審査請求 有 請求項の数8 OL (全 7 頁)

(21)出願番号

特顧2000-394800(P2000-394800)

(22)出願日

平成12年12月26日 (2000.12.26)

(71)出願人 000232036

エヌイーシーマイクロシステム株式会社

神奈川県川崎市中原区小杉町1丁目403番

53

(72)発明者 高嶋 喜文

神奈川県川崎市中原区小杉町一丁目403番

53 日本電気アイシーマイコンシステム株

式会社内

(74)代理人 100082935


弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】半導体チップに無接続なNCピンに印加された 静電ノイズの隣接するピンへの放電を防止するととができ、チップサイズを拡大するととなく、静電ノイズによる半導体チップの破壊を防止することができる半導体装置を提供する

【解決手段】NCピンP1である半田ボール2と隣接する入力ピンP3である半田ボール2との間に位置して、プリント基板1の表面に露出して設けられた、接地電位ピンP2である半田ボール2が接続されている配線導体4に接続されている静電ノイズ吸収配線導体3を有する。



1

【特許請求の範囲】

【請求項1】 基板と、前記基板に形成された配線パタ ーンを有する第1の配線導体と、前記基板に搭載された 半導体チップと、前記半導体チップと前記第1の配線導 体とを接続する接続手段と、前記第1の配線導体に接続 され前記接続手段により前記半導体チップに接続されて いる第1の外部端子と、前記第1の配線導体に接続のみ・ されている第2の外部端子とを有する半導体装置におい て、前記第2の外部端子と前記第2の外部端子と隣接す る外部端子との間に位置して前記基板に形成された配線 10 バターンを有する第2の配線導体を有することを特徴と する半導体装置。

【請求項2】 前記第2の配線導体が、前記第2の配線 導体と前記第2の外部端子との距離が、前記第2の外部 端子と前記第2の外部端子と隣接する外部端子との距離 より小さい位置に設けられている請求項1記載の半導体 装置。

【請求項3】 前記第2の配線導体が、接地電位ピンで ある前記第1の外部端子が接続されている前記第1の配 線導体に接続されている請求項1または2記載の半導体 20 装置。

【請求項4】 前記第2の配線導体が、電源供給ピンで ある前記第1の外部端子が接続されている前記第1の配 線導体に接続されている請求項1または2記載の半導体 装置。

【請求項5】 前記第2の配線導体が、前記第2の外部 端子の周囲を囲む形状で設けられている請求項1または 2記載の半導体装置。

【 請求項6 】 前記第2の配線導体が、前記基板の表面 に露出して設けられている請求項1,2または5記載の 半導体装置。

【請求項7】 基板と、前記基板に形成された配線パタ ーンを有する配線導体と、前記基板に搭載された半導体 チップと、前記半導体チップと前記配線導体とを接続す る接続手段と、前記配線導体に接続された外部端子とを 有する半導体装置において、前記外部端子の周囲を取り 巻くように形成された第1の絶縁膜と、前記第1の絶縁 膜と隣接する前記第1の絶縁膜との間を覆うように前記 基板の表面に形成された導電膜と、前記導電膜と前記基 徴とする半導体装置。

【請求項8】 前記導電膜が、接地電位ピンである前記 外部端子が接続されている前記配線導体に接続されてい る請求項7記載の半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、外部端子として半 田ボールを用いた半導体装置に関し、特に静電ノイズ耐 圧を向上させた半導体装置に関する。

[0002]

【従来の技術】近年、1C、LSI等の半導体装置は、 半導体チップの微細加工技術が進み、チップサイズの縮 小化が進んでいる。このため、半導体装置も小型化が進 んでいる。

【0003】小型化した半導体装置として、BGA(B all Grid Allay)型半導体装置やCSP (Chip Size Package/Chip S cale Package)型半導体装置などの、外部 端子として半田ボールを有する半導体装置が存在する。 【0004】従来のBGA型半導体装置(従来例1) は、図9の平面図及び図10の図9のD-D断面図で説 明される。図9及び図10に示すように、プリント基板 1に半導体チップ6が搭載され、半導体チップ6とプリ ント基板 1 に形成された配線パターンを有する配線導体 4とがボンディングワイヤ7で接続され、プリント基板 1の半導体チップ6の搭載面と反対面上に形成された絶 縁膜5の開口部にて半田ボール2が配線導体4に接続さ れ、プリント基板1上の半導体チップ6やボンディング ワイヤ7等が封止樹脂8で覆われている。

【0005】とのように、半田ボール2を格子上に配置 することで外部端子を形成するため、容易に多ピン化し 小型化することが可能である。

[0006]

[発明が解決しようとする課題]上述した従来の半導体 装置は、今後更に小型化・多ピン化が進むと、半田ボー ル間隔が狭くなるととが予想される。半田ボール間隔が 狭くなるととで、次のような問題が生じてくる。

[0007]図9及び図10に示すように、半導体チッ プ6のどこにも接続されていない外部端子(半田ボール 2)、即ちNC (No Connection)ピンP 1が存在し、NCピンP1に静電ノイズが印加された場 合、電荷の放電経路が無いため、ギャップ放電現象を起 としてしまう。そして、半田ボール間隔(ピン間隔)が 狭い該半導体装置では、サージSGにより隣接ピン(入 カピンP3)に対して静電ノイズを印加してしまう可能 性が、他のパッケージタイプ(例えばSOJ、TSO P) の半導体装置に比べて高い。

【0008】との時、NCピンP1に隣接している入力 ピンP3は、半田ボール2が配線導体4とボンディング 板との間に形成された第2の絶縁膜とを有することを特 40 ワイヤ7とを通じて、半導体チップ6上に形成された静 電破壊保護回路(図示せず)に接続されているが、ギャ ップ放電現象による静電ノイズはとの静電破壊保護回路 の耐圧以上の急峻なパルスであるため、半導体チップ6 を破壊してしまう恐れがある。

> [0009]なお、ギャップ放電現象について詳しく述 べてある例としては、社団法人 電子情報通信学会技術 研究報告(環境電磁工学)、1998年12月18日発 行、P37~P42がある。この文献によると、300 O V以下における電流立上り時間は1 n s 以下であり、

50 非常に急峻なパルスであると記載されている。そして、

通常LSIデバイスの設計において、耐圧基準としているESDA規格やJEDEC規格等によると、規定されている放電波形の立上り時間は2-10ns程度とされている。これはギャップ放電における放電波形の電流立上り時間と比べて緩やかであるため、前述の問題が発生する。

【0010】そこでこの問題を解決するために、例えば 特開平11-163247号公報(従来例2,3)に は、図11の説明図(従来例2)及び図12の説明図 (従来例3) に示す半導体装置およびリードフレームが ある。とれには、図11に示すように、半導体チップ6 上にNCピン専用のボンディングパッド62と静電破壊 保護回路64とを形成し、NCピンP1(インナリード 9) とNCピン専用ボンディングパッド62とをボンデ ィングワイヤ7で接続する半導体装置が示されている。 この場合、NCピンP1に印加された静電ノイズを、N Cピン専用静電破壊保護回路64で過電圧を吸収して、 接地電位ピンP2へ放電する(サージの経路SGP)と とで、NCピンP1に隣接する入力ピンP3への静電放 電による(サージにより印加された静電ノイズによる) 半導体チップ6の破壊を防止することが開示されてい る。

【0011】との従来例2は、NCピンP1に印加された静電ノイズを、接地電位ピンP2へ放電するととにより、NCピンP1に隣接する入力ピンP3への静電放電による半導体チップ6の破壊を防止する点において効果を奏している。

【0012】しかしながら、との従来例2ではNCピン専用のボンディングパッド62と静電破壊保護回路64とを設けているため、チップサイズが大きくなってしまうという問題が生じる。そして、チップサイズが大きくなってしまうと、半導体ウエハ当たりの有効チップ数が減少するため、生産歩留を落とす原因となるという問題が生じる。

【0013】またこれには、図12に示すように、NCビンP1は半導体チップ6に無接続であり、そして、NCビンP1、入力ビンP3と半導体チップ6との間には接地電位ビンP2が配置されており、NCビンP1であるインナリード9と接地電位ビンP2であるインナリード9とが対向する部分はクリアランスを小さくした半導体装置およびリードフレームが示されている。この場合、NCビンP1であるインナリード9と接地電位ビンP2であるインナリード9とが対向する部分はクリアランスを小さくして、NCビンP1に印加された静電ノイズが、接地電位ビンP2へ放電しやすい形状になっていることで、NCビンP1に隣接する入力ピンP3への静電放電による半導体チップ6の破壊を防止することが開示されている。

[0014] しかしながら、この従来例3では放電箇所が半導体装置内部の樹脂封止部であるため、放電が起き

にくいという問題が生じる。つまり、絶縁材料の絶縁耐力は空気の10~100倍に遠することが知られているが、封止樹脂は絶縁材料であるため、半導体装置内部の樹脂封止部では放電が起きにくい。この結果、半導体装置の外部(空気)に露出しているピン間(アウタリード間)で放電が起きてしまう可能性があるという問題が生じる。

【0015】従って、本発明の目的は、NCピンに印加された静電ノイズの隣接するピンへの放電を防止するととができ、印加された静電ノイズによる半導体チップの破壊を防止することができる半導体装置を提供することにある。

【0016】本発明の他の目的は、チップサイズを拡大することなく、静電ノイズによる半導体チップの破壊を防止することができる半導体装置を提供することにある

[0017] -

20

50

【課題を解決するための手段】本発明の半導体装置は、基板と、前記基板に形成された配線パターンを有する第1の配線導体と、前記基板に搭載された半導体チップと、前記半導体チップと前記第1の配線導体とを接続する接続手段と、前記第1の配線導体に接続され前記接続手段により前記半導体チップに接続されている第1の外部端子と、前記第1の配線導体に接続のみされている第2の外部端子とを有する半導体装置において、前記第2の外部端子と前記第2の外部端子と隣接する外部端子との間に位置して前記基板に形成された配線パターンを有する第2の配線導体を有することを特徴とする。

[0018]また、前記第2の配線導体が、前記第2の 30 配線導体と前記第2の外部端子との距離が、前記第2の 外部端子と前記第2の外部端子と隣接する外部端子との 距離より小さい位置に設けられている。

【0019】また、前記第2の配線導体が、接地電位ピンである前記第1の外部端子が接続されている前記第1の配線導体に接続されている。または、前記第2の配線導体が、電源供給ピンである前記第1の外部端子が接続されている前記第1の配線導体に接続されている。

接地電位ビンP2が配置されており、NCビンP1であ 【0020】また、前記第2の配線導体が、前記第2のるインナリード9と接地電位ビンP2であるインナリー 外部端子の周囲を囲む形状で設けられている。また、前 ド9とが対向する部分はクリアランスを小さくした半導 40 記第2の配線導体が、前記基板の表面に露出して設けら な芸質およびリードフレームが示されている。この場 れている。

【0021】本発明の半導体装置は、基板と、前記基板 に形成された配線パターンを有する配線導体と、前記基板に搭載された半導体チップと、前記半導体チップと前 記配線導体とを接続する接続手段と、前記配線導体に接続された外部端子とを有する半導体装置において、前記外部端子の周囲を取り巻くように形成された第1の絶縁 膜と、前記第1の絶縁膜と隣接する前記第1の絶縁膜との間を覆うように前記基板の表面に形成された導電膜

と、前記導電膜と前記基板との間に形成された第2の絶

10

5

縁膜とを有することを特徴とする。

【0022】また、前記導電膜が、接地電位ピンである前記外部端子が接続されている前記配線導体に接続されている。

【0023】この様な本発明によれば、配線導体に接続のみされ半導体チップに接続されていない外部端子と隣接する外部端子との間に位置して、接地電位ピンである外部端子が接続されている配線導体に接続されている配線導体又は導電膜を設けている。

[0024]

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して詳細に説明する。図1は本発明の第1の実施形態を示す平面図、図2は図1のA-A断面図、図3は図2の第1の実施形態の半導体装置を実装基板に実装した状態を示す断面図、図4及び図5は図1及び図2の第1の実施形態の動作を示す、図4は図1のB部拡大図、図5は図4のA-A断面図である。

【0025】図1及び図2に示すように、本実施形態の 半導体装置は、プリント基板1、プリント基板1に搭載 された半導体チップ6、プリント基板1に形成された配 線パターンを有する配線導体4及び静電ノイズ吸収配線 導体3、半導体チップ6と配線導体4とを接続するボン ディングワイヤ7、プリント基板1の半導体チップ6の 搭載面と反対面上に全面を覆うように形成され、プリント基板1の配線導体4上に選択的に開口部が設けられ、プリント基板1の耐電ノイズ吸収配線導体3の表面を露 出して形成された絶縁膜5、絶縁膜5に設けられた開口 部にて配線導体4に接続された半田ボール2、プリント 基板1上の半導体チップ6やボンディングワイヤ7等を 覆っている封止樹脂8を有している。 (0033】図5に於い の関係はa>bであるの は、図4及び図5に示す は、静電ノイズ吸収配線 は、静電ノイズ吸収配 は、静電ノイズの収収配 は、静電ノイズの収配 は、静電ノイズの収配 は、静電ノイズの収配 は、静電ノイズの収配 とて放電されるが、接ば とて放電されるが、接ば とでがでするの にではる対している封止樹脂8を有している。

【0026】とこで、静電ノイズ吸収配線導体3は、半導体チップ6に無接続なNCピン(P1)である半田ボール2と隣接する半田ボール2との間に位置して、NCピン(P1)である半田ボール2の周囲を囲む形状で、(静電ノイズ吸収配線導体3の)表面を絶縁膜5上に露出して設けられ、そして、接地電位ピン(P2)である半田ボール2が接続されている配線導体4に接続されている。

【0027】なお、NCピンP1は、半導体チップ6に無接続な半田ボール2である。そして、接地電位ピンP2、入力ピンP3及び電源供給ピン(図示せず)である半田ボール2は、夫々配線導体4とボンディングワイヤ7とを介して半導体チップ6に接続されている。

【0028】そして、図3に示すように、本実施形態の 半導体装置は、実装基板21に実装された状態でも、静 電ノイズ吸収配線導体3は、例えばリフローにより実装 基板21に接続された、NCピンP1である半田ボール 2及び隣接する半田ボール2が接触(ショート)しない 位置に設けられている。

【0029】ととで、との半導体装置は、図4及び図5

に示すように動作する。図4及び図5に示すように、NCピンP1に静電ノイズSNが印加されると、NCピンP1は半導体チップ6に無接続であり、ボンディングワイヤ7を介しての電荷移動ができないため、ギャップ放電(サージSG)を起とす。

【0030】ギャップ放電電圧Vsは、パッシェンの法則によって以下の式で表される。

[0031]

【式1】

V s =23.85 δ · d (1+0.329)/(δ · d)^{1/2}[kV] $\xi = 0.386 \cdot p/(273 + T)$

但し、δ:相対空気密度、p:空気圧力[Torr]、

T:温度[℃]、d:電極間距離[cm]

【0032】上記式は、温度Tと空気圧力pが一定である条件下では、ギャップ放電電圧Vsは電極間距離dに依存することを示す。すなわち、電極間距離dが小さければギャップ放電電圧Vsも小さくなるため、ギャップ放電が起きやすくなる。

[0033]図5に於いて、NCピンP1と隣接する入力ピンP3との距離をa、NCピンP1と静電ノイズ吸収配線導体3との距離をbとすると、電極間距離(d)の関係はa>bであるので、サージSGの経路としては、図4及び図5に示す、サージの経路SGPとなる。[0034]NCピンP1に印可された静電ノイズSNは、静電ノイズ吸収配線導体3を介して、接地電位に対して放電されるが、接地電位ピンP2は配線導体4とボンディングワイヤ7とを通じて、半導体チップ6に形成30された高容量のコンデンサー(図示せず)に接続されているため、静電ノイズSNを十分吸収することができる。

[0035] また、本実施形態では、静電ノイズ吸収配線導体3は、接地電位ピンP2に接続されているが、本発明はこれに限定されず、電源供給ピン(図示せず)に接続されていても良い。

[0036] ことで、本実施形態では、既存の半導体装置の製造工程に対しての変更が少ないため、生産コストを上げるととなく、静電ノイズによる半導体チップの破40 壊を防止するととができる。

【0037】図6は本発明の第2の実施形態を示す平面図、図7は図6のC-C断面図、図8は図7の第2の実施形態の半導体装置を実装基板に実装した状態を示す断面図である。図6及び図7に示すように、本実施形態の半導体装置は、図1及び図2に示す第1の実施形態が、半田ボール2及び静電ノイズ吸収配線導体3以外のブリント基板1の表面に絶縁膜5が形成され、静電ノイズ吸収配線導体3が接地電位ピンP2である半田ボール2が接続されている配線導体4に接続されて構成されているのに対し、半田ボール2の周囲を取り巻くように第1の

絶縁膜13が形成され、半田ボール2及び第1の絶縁膜13以外のプリント基板1の表面に、第1の絶縁膜13と隣接する第1の絶縁膜13との間を覆うように導電膜15が形成され、導電膜15が接地電位ピンP2である半田ボール2が接続されている配線パターンを有する第2の配線導体12に接続され、導電膜15とプリント基板1との間には第2の配線導体12及び接地電位ピンP2以外のNCピンP1、入力ピンP3等である半田ボール2が夫々接続されている配線パターンを有する第1の配線導体11上に選択的に開口部が設けられた第2の絶10縁膜14が形成されているものである。

[0038] そして、図6及び図7に示すように、第1 の絶縁膜13により導電膜15と半田ボール2とは絶縁 されている。また、第2の絶縁膜14により導電膜15 と第1の配線導体11とは絶縁されている。

【0039】そして、図8に示すように、本実施形態の 半導体装置は、実装基板21に実装された状態でも、例 えばリフローにより実装基板21に接続された、半田ボ ール2が導電膜15に接触(ショート)することは第1 の絶縁膜13により起こらない。

【0040】ととで、この半導体装置は、次のように動作する。NCピンP1に静電ノイズSN(図示せず)が印加されると、ギャップ放電(サージSG)を起とす。

【0041】NCピンP1に印可された静電ノイズSNは、導電膜15を介して、接地電位に対して放電されるが、接地電位ピンP2は第2の配線導体12とボンディングワイヤ7とを通じて、半導体チップ6に形成された高容量のコンデンサー(図示せず)に接続されているため、静電ノイズSNを十分吸収することができる。

[0042] ととで、第2の実施形態と第1の実施形態 30 との相違として、第1の実施形態では、NCピンである半田ボールの周囲に静電ノイズ吸収配線導体を設けるため、プリント基板内の他の信号配線導体とショートしないように、静電ノイズ吸収配線導体の配線パターンの設計を行う必要がある。しかし、第2の実施形態では、プリント基板の表面全体が導体(導電膜)であるため、NCピンである半田ボールの場所に寄らず静電ノイズを吸収する放電経路が得られるので、第1の実施形態のように静電ノイズ吸収配線導体の配線パターンを考慮する必要がなく、スタンダードなプリント基板を用いた半導体 40 装置を提供することができる。

[0043]

[発明の効果]以上述べたように、本発明によれば、NCピン(である半田ボール)と隣接するピン(である半田ボール)との間に静電ノイズ吸収配線導体又は導電膜を設け、NCピンに印加された静電ノイズを吸収しているので、NCピンに印加された静電ノイズの隣接するピンへの放電を防止することができ、印加された静電ノイズによる半導体チップの破壊を防止することができるという効果が得られる。

【0044】また、半導体チップ上へのNCピン専用のボンディングパッドや静電破壊保護回路の形成(配置)が不要であるので、チップサイズを拡大することなく、静電ノイズによる半導体チップの破壊を防止することができるという効果も得られる。

【図面の簡単な説明】

【図1】本発明の半導体装置の第1の実施形態を示す平 面図である。

【図2】図1のA-A断面図である。

【図3】図2の第1の実施形態の半導体装置を実装基板 に実装した状態を示す断面図である。

【図4】図5と共に、図1及び図2の第1の実施形態の動作を示す、図1のB部拡大図である。

【図5】図4と共に、図1及び図2の第1の実施形態の動作を示す、図4のA-A断面図である。

【図6】本発明の第2の実施形態を示す平面図である。

【図7】図6のC-C断面図である。

[図8] 図7の第2の実施形態の半導体装置を実装基板 に実装した状態を示す断面図である。


20 【図9】従来技術を示す平面図である。

【図10】図9のD-D断面図である。

【図11】他の従来技術を示す説明図である。

【図12】さらに他の従来技術を示す説明図である。 【符号の説明】

- 1 プリント基板
- 2 半田ボール
- 3 静電ノイズ吸収配線導体
- 4 配線導体
- 5 絶縁膜
- 6 半導体チップ
 - 61 ボンディングパッド
 - 62 NCピン専用ボンディングパッド
 - 63 静電破壊保護回路
 - 64 NCピン専用静電破壊保護回路
 - 65 内部回路
 - 7 ボンディングワイヤ
 - 8 封止樹脂
 - 9 インナーリード
 - 11 第1の配線導体
- 12 第2の配線導体
- 13 第1の絶縁膜
- 14 第2の絶縁膜
- 15 導電膜
- 21 実装基板
- P1 NCピン
- P2 接地電位ピン
- P3 入力ピン
- SG サージ
- SGP サージの経路



[図12]

